(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro



(43) Internationales Veröffentlichungsdatum 12. Dezember 2002 (12.12.2002)

PCT

(72) Erfinder; und

Fürth (DE).

(74) Gemeinsamer Vertreter:

(10) Internationale Veröffentlichungsnummer WO 02/099907 A1

(51) Internationale Patentklassifikation?: 51/40

H01L 51/20,

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, 80333 München (DE).

(75) Erfinder/Anmelder (nur für US): BERNDS, Adolf

[DE/DE]; Adalbert-Stifter-Strasse 11, 91083 Baiersdorf (DE). FIX, Walter [DE/DE]; Mühlstrasse 20a, 90762

(21) Internationales Aktenzeichen:

PCT/DE02/01948

(22) Internationales Anmeldedatum:

27. Mai 2002 (27.05.2002)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

(30) Angaben zur Priorität:

101 26 860.2

Deutsch

1. Juni 2001 (01.06.2001) DE (81) Bestimmungsstaaten (national): JP, US.


SELLSCHAFT; Postfach 22 16 34, 80506 München

[Fortsetzung auf der nächsten Seite]

SIEMENS AKTIENGE-

(54) Title: ORGANIC FIELD EFFECT TRANSISTOR, METHOD FOR PRODUCTION AND USE THEREOF IN THE ASSEM-BLY OF INTEGRATED CIRCUITS

(54) Bezeichnung: ORGANISCHER FELDEFFEKT-TRANSISTOR, VERFAHREN ZU SEINER HERSTELLUNG UND VER-WENDUNG ZUM AUFBAU INTEGRIERTER SCHALTUNGEN



WO 02/099907 A1

- (57) Abstract: The invention relates to an OFET, in which the gate (2) and source and drain electrodes (5) are embedded in the insulation layer (3). The structuring of the insulation layer is carried out by means of a stamping technique, with which high resolution conducting structures can be produced and the OFET has a high power capacity.
- (57) Zusammenfassung: Die Erfindung betrifft ein OFET, bei dem Gate-(2) sowie Source- und Drain-Elektroden (5) in der Isolatorschicht (3) eingebettet sind. Die Strukturierung der Isolatorschicht erfolgt durch eine Prägetechnik, wodurch hochaufgelöste leitfähige Strukturen ausgebildet werden können und der OFET eine hohe Leistungsfähigkeit aufweist.

DRAFT



(84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).

Erklärungen gemäß Regel 4.17:

- hinsichtlich der Berechtigung des Anmelders, ein Patent zu beantragen und zu erhalten (Regel 4.17 Ziffer ii) für die folgenden Bestimmungsstaaten JP, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
- Erfindererklärung (Regel 4.17 Ziffer iv) nur für US

Veröffentlicht:

- mit internationalem Recherchenbericht
- vor Ablauf der f\u00fcr Änderungen der Anspr\u00fcche gellenden Frist; Ver\u00f6ffentlichung wird wiederholt, falls \u00e4nderungen eintreffen

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

Beschreibung

5

20

25

Organischer Feldeffekt-Transistor, Verfahren zu seiner Herstellung und Verwendung zum Aufbau integrierter Schaltungen

Die Erfindung betrifft einen organischen Feldeffekt-Transistor (OFET), ein Verfahren zu dessen Herstellung sowie die Verwendung dieses OFETs zum Aufbau integrierter Schaltungen.

10 Feldeffekt-Transistoren (OFETs) spielen auf allen Gebieten der Elektronik eine zentrale Rolle. Bei ihrer Herstellung müssen mehrere organischen Schichten übereinander strukturiert werden. Das ist mit herkömmlicher Photolithographie, welche eigentlich zur Strukturierung von anorganischen Materialien dient, nur sehr eingeschränkt möglich. Die bei der Photolithographie üblichen Arbeitsschritte greifen bzw. lösen die organischen Schichten an und machen diese somit unbrauchbar. Das geschieht beispielsweise beim Aufschleudern, beim Entwickeln und beim Ablösen eines Photolackes.

Ein wesentlicher Faktor für die Güte eines OFETs und damit einer daraus aufgebauten integrierten Schaltung ist jedoch die Unversehrtheit und Stabilität der einzelnen Funktionsschichten und für die Leistungsfähigkeit ist insbesondere eine hohe Auflösung bzw. Feinheit der Source- und Drain-Elektroden wesentlich.

Zur Ausbildung feinster strukturierter Funktionsschichten auf einem Substrat wurde bereits eine Prägetechnik vorgeschlagen,
30 bei der in einer Schicht mit einem entsprechend oberflächenstrukturierten Stempel Vertiefungen eingeprägt und konserviert werden. Diese Vertiefungen werden dann mit dem Material der nachfolgenden Funktionsschicht aufgefüllt. Ein solches Verfahren und damit erzeugte OFETs sind in der deutschen Patentanmeldung DE 10061297.0 der Anmelderin beschrieben. Hier werden die Vertiefungen jedoch in einer zusätzlichen Schicht erzeugt.

Aufgabe der Erfindung ist es, einen vereinfachten, kompakten Aufbau für ein OFET anzugeben, der dessen Herstellung im Massenherstellungsmaßstab kostengünstig erlaubt. Dabei soll gleichzeitig die Leistungsfähigkeit und Stabilität des OFETs gewährleistet bleiben.

Gegenstand der vorliegenden Erfindung ist ein organischer Feldeffekt-Transistor, welcher

10

5

- eine Gate-Elektrode
- eine Isolatorschicht
- eine Halbleiterschicht
- in dieser Reihenfolge auf einem Substrat umfasst, wobei in der Isolatorschicht die Source- und Drain-Elektroden sowie die Gate-Elektrode eingebettet sind.

Vorteil des erfindungsgemäß gestalteten OFETs ist, dass der Transistoraufbau wesentlich vereinfacht, die Qualität des Isolators verbessert und der Halbleiter als oberste Schicht ermöglicht wird. Letzteres ist insbesondere von Vorteil, da die Halbleitermaterialien bzw. -schichten die empfindlichsten Komponenten in einem solchen System sind. Mit anderen Worten, die Halbleiterschicht wird keinen weiteren Prozessschritten mehr ausgesetzt. Im Vergleich zu herkömmlichen OFETs entfällt desweiteren eine ganze Schicht, was letztendlich den OFET im Vergleich zum Stand der Technik dünner macht. Vor allem wird ein Prozessschritt zur Erzeugung der zusätzlichen Schicht

Die Isolatorschicht wird vorzugsweise aus einem selbsthärtenden oder einem UV- oder wärmehärtbaren Polymermaterial gebildet und mittels einer Prägetechnik für die Aufnahme der Source- und Drain-Elektrode(n) strukturiert. Dazu ist die gewünschte Strukturierung für die Anlage der Source- und Drain-Elektrode(n) als Positiv auf einem Prägestempel ausgebildet

WO 02/099907 PCT/DE02/01948

3

und wird damit in die ungehärtete Isolatorschicht übertragen. Die Struktur wird durch Aushärten konserviert. Durch die erfindungsgemäß angewendete Prägetechnik in Verbindung mit der Aushärtung des Isolatormateriales lassen sich feinste, diskrete und permanente Spuren bzw. Vertiefungen für die Leiterbahnen bzw. Elektroden erzeugen.

Damit ist erfindungsgemäß auch gewährleistet, dass der Abstand lzwischen Source- und Drain-Elektrode kleiner als 20 µm, insbesondere kleiner 10 µm und vorzugsweise zwischen 2 bis 5 µm beträgt, was einer Höchstauflösung und damit höchster Leistungskapazität eines OFETs entspricht.

Die vorliegende Erfindung betrifft auch ein Verfahren zur
Herstellung eines OFETs mit insbesondere Bottom-Gate-Struktur, bei dem man auf einem Substrat eine Gate-Elektrode aufbringt, darüber eine Isolatorschicht aus einem härtenden Material ausbildet, in der ungehärteten Isolatorschicht mittels eines Prägestempels die Struktur für die Source- und DrainElektrode(n) erzeugt und durch Aushärten des Isolatormateriales konserviert, die konservierte Struktur mit einem leitfähigen Material auffüllt und darüber die Halbleiterschicht ausbildet.

Wie gesagt, bestehen die Vorteile in einem vereinfachten Transistoraufbau. Es wird nur eine einzige Isolatorschicht verwendet, welche gleichzeitig Träger der Source- und Drain-Elektroden und Isolator ist. Demgegenüber sieht der normale Herstellungsprozess für jede der beiden Funktionen eine gesonderte Schicht vor. Die Einsparung einer ganzen Schicht bedeutet nicht nur Material-, sondern auch Kosteneinsparung.

Die Qualität des Isolators ist verbessert. Ein Grund dafür ist, dass die Isolatoroberfläche durch das Prägeverfahren geglättet wird und zwar dort, wo es für die Transistorfunktion am wichtigsten ist, nämlich an der Grenzfläche von Halbleiter und Isolator.

Auch ist der Isolator optimal für die Aufnahme des Halbleiters vorkonditioniert, da er aufgrund der Aushärtung nicht mehr vom Lösungsmittel des Halbleiters während dessen Auftrag angreifbar ist. Das bedeutet auch eine große Freiheit bei der Auswahl des Lösungsmittels, in dem der Halbleiter zum Auftragen und Ausbilden der Schicht gelöst werden kann.

Das (selbst) härtende Material für die Isolationsschicht wird vorzugsweise aus Epoxiden und Acrylaten ausgewählt. Diese Materialien können so konditioniert werden bzw. sein, dass sie beispielsweise bereits unter der Einwirkung von Luftsauerstoff aushärten und/oder durch Einwirkung von UV-Licht und/oder Wärme. Diese Polymere lassen sich entweder aus der Lösung oder in Form flüssiger UV-Lacke auftragen, entweder durch Spin-Coaten oder Drucken, wodurch eine große Homogenität der Schicht gewährleistet werden kann.

Das leitfähige Material zur Ausbildung der Elektroden kann aus organischen leitfähigen Materialien und partikelgefüllten Polymeren ausgewählt werden. Leitfähige organische Materialien sind beispielsweise dotiertes Polyethylen oder dotiertes Polyanilin. Partikelgefüllte Polymere sind solche, welche leitfähige, meist anorganische Partikel in dichter Packung enthalten. Das Polymer selbst kann dann leitfähig oder nichtleitfähig sein. Die leitfähigen anorganischen Partikel sind bespielsweise Silber oder andere metallische Teilchen sowie Graphit oder Carbon Black.

Vorzugsweise wird man das leitfähige Material in die vorgegebene Strukturierung des Isolators einrakeln. Die Rakelmethode liefert den Vorteil, dass die Auswahl des leitfähigen Materiales nahezu unbegrenzt ist, wobei eine gleichförmige Ausfüllung der Strukturierung gewährleistet wird.

WO 02/099907 PCT/DE02/01948

5

Das erfindungsgemäße Verfahren kann auch so ausgestaltet werden, dass es kontinuierlich geführt wird, was einen höheren Produktionsauswurf gewährleistet.

- Da es sich bei den erfindungsgemäß ausgestalteten OFETs um solche hoher Qualität und Leistungsfähigkeit handelt, eignen sie sich insbesondere zum Aufbau integrierter Schaltungen, welche auch all-organisch sein können.
- Im Folgenden wird das erfindungsgemäße Verfahren und der Aufbau des erfindungsgemäßen OFETs anhand von schematischen Figuren 1 bis 6 näher erläutert.
- Zunächst wird gemäß Fig. 1 auf einem Substrat 1, das beispielsweise eine dünne Glasfolie oder eine Polyethylen-, Polyimid- oder Polyterephthalatfolie sein kann, eine GateElektrode 2 strukturiert. Die Gate-Elektrode 2 kann aus metallischem oder nicht-metallischem organischem Material bestehen. Unter den metallischen Leitern kann man an Kupfer,
- Aluminium, Gold oder Indium-Zinn-Oxid denken. Organische leitende Materialien sind dotiertes Polyanilin oder Polyethylen oder partikelgefüllte Polymere. Je nach Auswahl des leitenden Materiales erfolgt die Strukturierung der Gate-Elektrode entweder durch Aufdrucken oder lithographische Strukturierung.

Über der Gate-Elektrode 2 und auf dem Substrat 1 wird nun gemäß Fig. 2 die Isolatorschicht 3 aufgetragen. Dies kann durch Spin-Coaten oder Bedrucken erfolgen. Die Isolatorschicht 3 wird vorzugsweise aus einem UV-härtenden oder wärmehärtenden

30 Material, wie Epoxid oder Acrylat, erzeugt.

Gemäß Fig. 3 wird in der nicht ausgehärteten Isolatorschicht 3 mittels eines Prägestempels 4, der die Struktur der Sourceund Drain-Elektrode(n) in Positivform trägt, diese gewünschte

Struktur eingeprägt. Die Isolatorschicht 3 wird dann aushärten gelassen oder mittels Einwirkung von UV-Licht oder Wärme ausgehärtet und der Stempel 4-dann entfernt.

WO 02/099907

Wie aus Fig. 4 ersichtlich ist, ist die für die Source- und Drain-Elektroden vorgesehene Struktur in der Isolatorschicht 3' permanent und konturenscharf konserviert.

5

10

In die erzeugten Vertiefungen bzw. Spuren wird gemäß Fig. 5 nun das leitfähige Material 5 eingefüllt. Das geschieht aufgrund der oben angegebenen Vorteile vorzugsweise mit Hilfe einer Rakel. Dazu geeignete Materialien sind ebenfalls oben erwähnt.

Gemäß Fig. 6 wird nun noch die Halbleiterschicht, welche aus konjugierten Polymeren, wie Polythiophenen, Polythienylenen oder Polyfluorenderivaten aus einer Lösung verarbeitbar sind, aufgetragen. Das Auftragen kann hier durch Spin-Coaten, Rakeln oder Bedrucken erfolgen. Für den Aufbau der Halbleiterschicht eignen sich auch sogenannte "small molecules" d.h. Oligomere wie Sexithiophen oder Pentacen, die durch eine Vakuumtechnik auf das Substrat aufgedampft werden.

20

25

30

Aufgrund der Unempfindlichkeit der ausgehärten Isolatorschicht können für das Auftragen der Halbleiterschicht die verschiedensten Lösungsmittel und damit die für das gesamte Herstellungsverfahren jeweils geeigneste Auftragstechnik ausgewählt werden.

Das vorgeschlagene Herstellungsverfahren ist für die großtechnische Anwendung geeignet. Es können gleichzeitig viele verschiedene OFETs in einem kontinuierlichen Verfahren bei durchlaufendem Band erzeugt werden. 20

25

Patentansprüche

- 1. Organischer Feldeffekt-Transistor, welcher
- 5 eine Gate-Elektrode (2)
 - eine Isolatorschicht (3')
 - eine Halbleiterschicht (6)
- in dieser Reihenfolge auf einem Substrat (1) umfasst, wobei in der Isolatorschicht (3') die Source- und Drain-Elektrode(n) eingebettet sind.
- Organischer Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, dass die Isolatorschicht (3') aus einem UV- oder wärmehärtbaren Material gebildet ist.
 - 3. Organischer Feldeffekt-Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Isolatorschicht (3') mittels einer Prägetechnik für die Aufnahme der Sourceund Drain-Elektrode(n) strukturiert ist.
 - 4. Organischer Feldeffekt-Transistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Abstand 1 zwischen Source- und Drain-Elektrode kleiner 20 μm, insbesondere kleiner 10 μm und vorzugsweise zwischen 2 bis 5 μm beträgt.
- 5. Verfahren zur Herstellung eines OFETs mit Bottom-GateStruktur nach einem der Ansprüche 1 bis 4, bei dem man
 auf einem Substrat (1) eine Gate-Elektrode (2) aufbringt,
 darüber eine Isolatorschicht (3) aus einem härtenden Material ausbildet, in der ungehärteten Isolatorschicht (3)
 mittels eines Prägestempels (4) die Struktur für die
 Source- und Drain-Elektrode(n) erzeugt und durch Aushärten des Isolatormaterials konserviert, die konservierte
 Struktur mit einem leitfähigen Material auffüllt und darüber die Halbleiterschicht (6) ausbildet.

WO 02/099907 PCT/DE02/01948

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass man das härtende Material für die Isolatorschicht (3') aus Epoxiden und/oder Acrylaten auswählt.

5


7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass man das leitfähige Material zur Ausbildung der E-lektroden aus organischen leitfähigen Materialien und partikelgefüllten Polymeren auswählt.

10

8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass man das leitfähige Material in die vorgegebene Strukturierung für den Isolator (3') einrakelt.

15

- 9. Verfahren nach einem der Ansprüche 5 bis 8, das als kontinuierliches Verfahren mit einem durchlaufenden Band durchgeführt wird.
- 20 10. Verwendung eines OFETs nach einem der Ansprüche 1 bis 4 oder 5 bis 9 beim Aufbau integrierter Schaltungen.



INTERNATIONAL SEARCH REPORT

In stional Application No PCT/DE 02/01948

A. GLAS	SIFICATION OF SUBJECT MATTER		PC1/DE 02/01948
IPC 7	SIFICATION OF SUBJECT MATTER H01L51/20 H01L51/40		
According	to international Patent Classification (IPC) or to bout наиопан саы		
B. FIELD	S SEARCHED	RIICEDON BIO ILO	
Minimum	documentation searched (classification curton to	cation symbols	
IPC 7	HO1L	COLON SYNDOS)	
Document	ation searched other than minimum documentation to the extent th	at such documents are include	d in the fields searched
Electronic	data base consulted during the international search (name of data	base and, where practical, se	arch jerms (used)
EPO-In	ternał, PAJ, WPI Data, INSPEC, IBM	-TDB	
	ENTS CONSIDERED TO BE RELEVANT		
Category •	Citation of document, with indication, where appropriate, of the	relevant passages	Relevant to claim No.
A	CHO L ET AL		
^	GUO L ET AL: "NANOSCALE SILICO EFFECT TRANSISTORS FABRICATED US	N FIELD	1-10
	TIN NINICII HUGKAPHY"		
	APPLIED PHYSICS LETTERS, AMERICA	AN	
	INSTITUTE OF PHYSICS. NEW YORK, vol. 71, no. 13,		
	29 September 1997 (1997-19-29)	pages	
	1881-1883, XP000725821 ISSN: 0003-6951	p-g	}
	the whole document		1
A			
^	US 5 854 139 A (KONDO KATSUMI -E 29 December 1998 (1998-12-29)	T AL)	1-10
	Column 9, line 10 - line 15		
	Column 16, line 43 - line 40, ft	gure 6	
1	column 16, line 18 - line 31		
1		-/	
		•	
			
X Furthe	r documents are listed in the continuation of box C.	X Patent family memb	ers are listed in annex.
	gories of cited documents :	•TI later de sur la	
	defining the general state of the art which is not ed to be of particular relevance	or priority date and not in	after the international filing date
earlier doc filing date	current but published on or after the international	Invention	miciple of theory underlying the
document which is	clied to establish the subline phonty claim(s) or		evance; the claimed invention velor cannot be considered to when the document is taken alone
	r other special reason (as specified) referring to an oral disclosure, use, exhibition or	Cannot be considered to	vance; the claimed invention
o document	Dublished ories to the later attacks	ments, such combination	involve an inventive step when the ith one or more other such docu- being obvious to a person skilled
	are priority date claimed	in the art. "&" document member of the a	
are of the ect	ual completion of the international search	Date of mailing of the Inte	
24	September 2002	04/10/2002	
ime and mail	ng address of the ISA	Authorized officer	
	European Patent Office, P.B. 5818 Patentiaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo ni,		
	Fax: (+31-70) 340-2040, Tx. 31 651 epo ni,	Agne, M	
í			

INTERNATIONAL SEARCH REPORT

In attornal Application No PCT/DE 02/01948

C.(Continu	ation) DOCUMENTS CONSIDERED TO BE RELEVANT	PCT/DE 02	~ ~1370
Category *	Citation of document, with indication, where appropriate, of the relevant passages		Relevant to claim No.
A	TORMEN M ET AL: "Thermocurable polymers as resists for imprint lithography" ELECTRONICS LETTERS, IEE STEVENAGE, GB; vol. 36, no. 11, 25 May 2000 (2000-05-25), pages 983-984, XP006015268 ISSN: 0013-5194 the whole document		2
			·
			·

INTERNATIONAL SEARCH REPORT

information on patent family members

tr stional Application No PCT/DE 02/01948

	Patent document cited in search report						Patent family member(s)	Publication date
	US 5854139	A	29-12-1998	JP JP US	3246189 B2 8018125 A 5705826 A	15-01-2002 19-01-1996 06-01-1998		

Form PCT/ISA/210 (patent tamily annex) (July 1992)

INTERNATIONALER RECHERCHENBERICHT

In itionales Aktenzeichen
PCT/DE 02/01948

A. KLASS	FIZIERUNG DES ANMELDUNGSGEGENSTANDES		7 0 1,7 5 2 0 2,7 0 1 5 4 0			
IPK 7 H01L51/20 H01L51/40						
Nach der Internationalen Patentklasstfikation (IPK) oder nach der nationalen Klassifikation und der IPK						
	RCHIERTE GEBIETE					
Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole) IPK 7 H01L						
Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen						
Während d	er Internationalen Recherche konsultierte elektronische Datenbank	(Name der Datenbank und s	IVII. Verwendete Suchbeartiffe)			
EPO-Internal, PAJ, WPI Data, INSPEC, IBM-TDB						
C. ALS WE	SENTLICH ANGESEHENE UNTERLAGEN					
Kategorie*	Bezeichnung der Veröffentlichung, soweit enforderlich unter Ange	be der in Betracht kommend	en Telle Betr. Anspruch Nr.			
Α	GUO L ET AL: "NANOSCALE SILICON EFFECT TRANSISTORS FABRICATED US	FIELD	1-10			
A	IMPRINTLITHOGRAPHY" APPLIED PHYSICS LETTERS, AMERICA INSTITUTE OF PHYSICS. NEW YORK, Bd. 71, Nr. 13, 29. September 1997 (1997-09-29), 1881-1883, XP000725821 ISSN: 0003-6951 das ganze Dokument US 5 854 139 A (KONDO KATSUMI E 29. Dezember 1998 (1998-12-29) Spalte 9, Zeile 10 - Zeile 15 Spalte 16, Zeile 43 - Zeile 49; 6 Spalte 16, Zeile 18 - Zeile 31	N US, Seiten T AL)	1-10			
Weltere Veröffentlichungen sind der Fortsetzung von Feld C zu X Siehe Anhang Patentfamilie						
*Besondere Kategorien von angegebenen Veröffentlichungen 'A' Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist E'- älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlich worden ist und mit der Anmeldedatum veröffentlichung, die pelegen ist und mit der Anmeldedatum veröffentlich worden ist und mit der Anmeldedatum veröffentlichung, die pach er ihr zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Prinzips ode						
Jalum des Al	eatum des Abschlusses der Internationalen Recherche Absendedatum des Internationalen Recherchenberichts					
24 September 2002 04/10/2002						
vame und Po	stanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentiaan 2 NL – 2280 HV Rijswijk Tel. (+31–70) 340–2040, Tx. 31 651 epo ni, Fax: (+31–70) 340–3016	Bevolimächtigter Bedlen Agne, M	stater			
mbiah PCT/ISA	/210 (Bigtt 2) (Juli 1992)	Ayric, N				

INTERNATIONALER RECHERCHENBERICHT

in stionales Aktenzeichen
PCT/DE 02/01948

0/5	PCT/D	E 02/01948		
C.(Fortsetzung) ALS WESENTLICH ANGESEHENE UNTERLAGEN Kategorie* Bezeichnung der Veröffentlichung soweit erfortsellich unter Angelte des B. Betweit in B. Be				
	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Telle	Betr. Anspruch Nr.		
A	TORMEN M ET AL: "Thermocurable polymers as resists for imprint lithography" ELECTRONICS LETTERS, IEE STEVENAGE, GB, Bd. 36, Nr. 11, 25. Mai 2000 (2000-05-25), Seiten 983-984, XP006015268 ISSN: 0013-5194 das ganze Dokument	2		
		-		

INTERNATIONALER RECHERCHENBERICHT

Angaben zu veromentlichumgen, die zur seiben Patentramilie genoren

In dionales Aldenzeichen
PCT/DE 02/01948

im Dochood and July 1				101,000 00,000	
im Recherchenbericht angeführtes Patentdokument	Datum der Veröffentlichung		tplied(er) der atentfamilie	Datum der Veröffentlichung	
US 5854139 A	29-12-1998	JP	3246189 B2 8018125 A 5705826 A	15-01-2002 19-01-1996 06-01-1998	